IT之家8月27日消息，美满电子（Marvell）宣布推出业界首个2nm制程64Gbps双向芯粒互连（D2D）接口IP，旨在帮助芯片设计人员在提升新一代XPU带宽和性能的同时降低功耗和芯片面积。
据介绍，该技术通过单线实现32Gbps的双向同时通信，并同步提供2nm与3nm工艺版本。
技术特性
带宽密度：超30Tbps/mm，达UCIe标准同速方案的3倍以上
面积优化：最小深度配置下，计算芯粒面积需求可降低至传统方案的15%。
功耗优化：采用自适应功耗管理技术，可根据数据中心突发流量自动调节设备活动，接口功耗在常规负载下可降低75%，高峰流量期间可降低42%。
可靠性增强：支持冗余通道与自动修复，减少比特错误率，提高良率。
除D2D物理层技术外，Marvell还提供包括应用桥、链路层与物理互连在内的完整解决方案栈，以缩短客户新一代XPU的上市周期。
IT之家查询发现，Marvell最早在2024年3月宣布推出2nm平台；2025年3月展示了可运行的2nm芯片成果，随后又发布了2nm定制SRAM技术。本次推出的2nm与3nm节点下的64GbpsD2D接口，延续了这一技术发展路径。
根据Marvell的定制化战略，公司通过系统与半导体设计、先进工艺制造以及涵盖SerDes、2D/3D芯粒互连、硅光子、定制HBM、SoC互连结构、光学I/O与PCIeGen7接口在内的完整半导体平台解决方案。
